Percobaan 2 Synchronous Binary Counter
Buatlah rangkaian seperti gambar percobaan 2.b, ubah gerbang logika menjadi gerbang logika AND
2. Gambar Rangkaian Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
Prinsip Kerja:
Rnagkaian ini menggunakan 8 saklar sw-spdt dan 8 output dengan logic probe dan 2 buah IC Binary Counter 74193. Dimana rangkaian ini adalah rangkaian yang mengikuti inputnya. Keitka saklar pada D1 di aktifkan,maka output Q1 nya akan bernilai 1,ketika D2 diaktifkan, makan Q2 juga bernilai 1,begitupun seterusnya. Tetapi disini kita memiliki PL ( Parallel Load ) yang fungsinya utnuk menyimpan data atau menahan data. Keitka kita mengirim data ke IC,namun PL nya kita aktifkan,maka datanya tidak akan diterima IC,dikareakan datanya ditahan oleh PL ,ketika PL nya kita matikan,maka nanti si input akan di terima ole IC 74193. Kemudian kita juga memiliki MR ( Master Reset ) yang berfungsi me reset output kita, dimana MR ini adalah prioritas terbesar yang akan mereset atau memaksa out[ut menjadi 0. Walaupun si PL nya diaktifkan,ketika MR juga di aktifkan maka prioritas utama ada pada MR,yang akan mereset output menjadi ( 0000 ) biner dari angka 0.
- Datasheet Gerbang And [Download]
- Datasheet Gerbang OR [Download]
- Datasheet Gerbang NAND [Download]
- Datasheet Gerbang XOR [Download]
- Datasheet Gerbang XNOR [Download]
- File Rangkaian [Download]
- Video Demo [Download]
Komentar
Posting Komentar